• Emulation ST-V : Correction d'un problème avec les coins (François Care).
• Emulation ST-V : Ajout de l'EEPROM pour sauvegarder les paramètres Service (Barbudreadmon).
• Emulation ST-V : Support des boutons 5 et 6 pour le contrôleur ST-V Saturn (François Care).
• Emulation ST-V : DaeJeon ! SanJeon SuJeon : Le jeu est maintenant jouable (François Care).
• Emulation ST-V : Die Hard Arcade : Le jeu est maintenant jouable (François Care).
• Emulation ST-V : Final Arch : Correction des boutons qui ne fonctionnaient pas (Barburdreadmon).
• Emulation ST-V : Final Fight Revenge : Correction de la ligne noir sur le second stage (François Care).
• Emulation ST-V : Puzzle & Action : BoMulEul Chajara : Le jeu est maintenant jouable (François Care).
• Emulation ST-V : Puzzle & Action - Treasure Hunt : Le jeu est maintenant jouable (François Care).
• Emulation ST-V : Suiko Enbu / Outlaws Of The Dynasty : Correction des boutons qui ne fonctionnaient pas (Barburdreadmon).
• Emulation ST-V : Winterheat : Correction des boutons qui ne fonctionnaient pas (Barburdreadmon).
• Emulation Saturn : Correction de la résolution pour les jeux HDTV non entrelacés (Barbudreadmon / François Care).
• Emulation Saturn : Assault Suit Leynos : Le jeu va maintenant jusqu'à l'écran avant d'entrer in game (François Care).
• Emulation Saturn : Final Fight Revenge : Correction de la ligne noir sur le second stage (François Care).
• Emulation Saturn : King Of Fighter 97 : Correction d'artefacts graphiques dans le jeu (François Care).
• Emulation Saturn : Shining Force 3 - Episode 1 : Correction du scaling incorrect au niveau des sorts dans le noyau CS (François Care).
• Emulation Saturn : Sega Rally Championship : Correction de l'affichage des textes sur le capot de la voiture dans le noyau CS (François Care).
• Emulation Saturn : Corrections diverses (François Care, Barbudreadmon).
• Divers : Mise à jour du Wiki en 2.1.2 (Benjamin Siskoo).
• Divers : Mise à jour des documentations (Benjamin Siskoo).

• a windows developper
• a Qt developper
• a Nuclear developper

• Correction de la sélection de la fréquence du Processeur personnalisé (beta 1).
• Ajustement de la vitesse du CPU pris en charge en mode CPU plus compatible (prefetch).
• La vitesse du 68020+ a de nouveau était modifié. Elle avait aussi était changé dans la version beta 1.
• "uae-configuration cdimage0 ." l'image restante est partiellement monté dans certains cas. Le bouton d'éjection dans l'interface utilisateur fonctionne toujours.
• FPU FGETMAN doit ignorer le mode d'arrondi en cours, le résultat est toujours en précision étendue.
• Le flag du point de surveillance "mustchange" du débogueur n'était jamais effacé.
• Ajout de la case à cocher "Activer l'onglet Divers" pour l'enregistrement des débugs introduits dans la version bêta 1. Notez que le mode de démarrage rapide le désactive toujours.
• Les bits de sélection de la banque de sprites BPLCON4 ont un délai différent de celui des bits "XOR" du plan de bits. Sprites : 1 pixel de location. Bitplanes : 2 pixels. C'était faux auparavant.
• "diskchange rdh0 :" peut maintenant être utilisé pour éjecter le disque dur monté par glisser-déposer de répertoire/fichier/archive.
• 68030 MMU avec plus compatible (prefetch) n'est pas stable, du moins dans Amix (comme d'habitude..). Il sera corrigé plus tard.

Devmiyax propose une nouvelle version de son émulateur Saturn basé sur Yabause. Abandonnant totalement la version windows et se concentrant uniquement sur le port Android, grâce à l'architecture de Yabause, les modifications/améliorations sur les jeux sont répercutés normalement sur tous les ports. Devmiyax corrige sans s'occuper des régressions associés. Kronos est largement au dessus niveau émulation graphique. Voici les nouveautés et celle que j'ai remarqué en faisant des tests :

• Sakura Taisen : Correction d'un problème de texte en arrière plan.
• Sakura Taisen : Correction d'un plantage sur la scéne hanafuda.
• Shining Force 3 : Amélioration de la rotation en arrière plan pendant les batailles.

>>> Télécharger : Yaba Sanshiro 3.1.0

• L'émulation 68000 est maintenant entièrement(*) précise, fonctionnellement et au niveau du cycle, y compris les effets secondaires des exceptions (drapeaux et contenus de registre non définis, etc.). Les comptes de cycles sont également corrects en mode de pré-extraction (plus compatible) si rien ne vole les cycles du CPU.
• Les instructions du 68000 courantes sans plus compatibles sont également précises, sauf si l'instruction a un nombre de cycles variable (comme MUL/DIV et autres).
• * = le temps d'échantillonnage de l'IPL pour interrompre la détection de changement de niveau n'est pas précis à 100%.
• L'émulation 68010 est maintenant précise au niveau du cycle, y compris en mode boucle. (Les temps d'exception/effets secondaires, principalement les drapeaux d'erreur de bus non définis sont erronés. Les erreurs d'adresse sont correctes)
• Le support de base du FPU a été ajouté à mon testeur de CPU. Les instructions arithmétiques de base du FPU ont été testées et leur bon fonctionnement a été confirmé. Aucune exception n'a encore été testée car le réglage du FPSR lorsque le FPU génère une exception semble présenter des différences spécifiques au CPU/FPU.
• Mises à jour de l'émulation des erreurs d'adresse 68000 et des erreurs de bus, tous les effets secondaires/les comportements non documentés sont maintenant émulés. Les erreurs de bus générées par les prélèvements sont maintenant précises à 100% sur le plan fonctionnel (y compris les drapeaux éventuellement partiellement modifiés, les registres partiellement modifiés, etc. Exemple de cas particulier : TRAPV, si la prérecherche provoque une erreur de bus et que V est défini : le champ SR empilé d'erreurs de bus a toujours un S-bit défini et T est toujours effacé. Si V n'a pas été défini : le contenu du champ SR empilé est conforme aux attentes. Autre résultat plus courant : si un long mot est en cours de lecture ou d'écriture et que l'accès provoque une erreur de bus ou d'adresse : Les drapeaux CCR Z et N sont définis en utilisant seulement les 16 bits inférieurs du mot long. Ajout d'un mode de test d'erreur de bus pour le testeur de l'unité centrale.
• 68010 émulation du mode boucle (prefetch et ce uniquement) NOTE : lorsque l'on passe en mode boucle dans le débogueur UAE, l'instruction bouclée semble être ignorée car en mode boucle elle est fusionnée avec l'exécution DBcc.
• Le mode boucle du 68010 est précis au niveau du cycle. Les totaux des cycles sont corrects mais l'ordre des cycles en attente peut ne pas être entièrement correct. (TODO : faire quelques contrôles de l'analyseur logique)
• 68010 erreurs d'adresse précises et émulation de trame de pile d'exception (seulement une partie documentée de la trame de pile, elle a beaucoup de champs non définis, comme l'erreur de bus/adresse 68020/030 pour permettre la poursuite de l'instruction après la réessai de défaut/erreur avec RTE. Ce n'est pas émulé). Prefetch/ce seulement.
• 68010 erreur de lecture de bus émulée avec précision. (Sauf support RTE comme ci-dessus)
• 68010 ajustements du comptage des cycles. La plupart des cycles de comptage 68010 sont maintenant corrects. (A FAIRE : revérifier plus tard)
• MOVES était une instruction de 68020+. Elle a été introduite en 68010.
• BKPT était l'instruction 68020+. Elle a été introduite en 68010. C'est une instruction illégale (au moins sans débogage du matériel), la seule différence est qu'elle exécute le cycle d'accès au point d'arrêt qui retarde l'instruction illégale de 4 cycles par rapport à l'instruction illégale normale.
• L'émulation MMU 68030 a été simplifiée et optimisée.
• La 68030 MMU semble faire l'ajustement -(an)/(an)+ avant que l'erreur de bus ne soit détectée et que le contenu du registre original ne soit pas restauré lorsque l'exception d'erreur de bus commence. Il est maintenant émulé. Aucun programme ne devrait s'en soucier.
• gencpu indente maintenant automatiquement et correctement les fichiers cpuemu_xxx.cpp générés.
• 68000-010 Le timing de détection des changements IPL internes du CPU est maintenant plus précis (mais pas à 100%) et plus optimal.
• 68000-010 La synchronisation de la détection des modifications de l'IPL interne du processeur est désormais émulée en mode de pré-extraction sans cycle-exact. (Le son IK+, Warhead, etc. fonctionne désormais sans cycle-exact)
• 68010 L'exception d'erreur de format RTE n'efface pas le drapeau de trace. 68020+ L'exception d'erreur de format RTE l'efface.
• 68000/010 Exception étrange : le vecteur généré par la pile d'erreur d'adresse est maintenant correct. Ajout de la prise en charge des testeurs. Une erreur de bus ou un vecteur d'erreur d'adresse impair arrête le CPU.
• L'utilisation du cycle d'exception 68000 (y compris les interruptions) est également validée.
• 68000 BTST Dn,#x était 2 cycles trop rapide.
• 68000 DIVU/DIVS diviser par zéro le traitement des exceptions commence après 4 cycles (était zéro).
• 68000 JMP et JSR contrôle d'erreur d'adresse était avant le calcul de l'EA, 2-6 cycles trop tôt.
• 68000 ADDX.L -(an),-(an) et SUBX.L -(an),-(an) avaient un mauvais ordre de cycle : c'est reada+2,reada+0,readb+2,readb+0,writec+2,prefetch,writec+0 (was prefetch,writec+2,writec+0)
• Beaucoup de corrections approximatives (avec ou sans pré-recherche) du nombre total de cycles d'instructions du mode 68000. Les comptages de cycles sont maintenant corrects à 100%.
• 68010 est maintenant précis au niveau des cycles.
• 68010 MOVES.W an,-(an)/(an)+ et les deux sources et destinations an sont le même registre : le contenu modifié du registre est stocké si la taille est un mot. MOVES.L stocke le contenu original du registre.
• 68000 MOVE cause une erreur d'adresse en écriture : l'erreur d'adresse a été vérifiée trop tôt, après la lecture, même si elle a été suivie d'une prélecture avant l'écriture.
• Tous les CPU : La plupart des erreurs d'adresse dues à des sauts/branches d'adresse impairs sont maintenant correctement émulées en mode non-prélèvement.
• 68020 MUL et DIV utilisent des comptages de cycles statiques (tout comme 68010. Seuls 68000 comptages de cycles MUL/DIV dépendent des valeurs d'entrée). Ajout d'un délai légèrement plus court que celui documenté pour les modes de prérecherche et de ce non prérecherche les plus rapides possibles. (MUL.L et DIV.L n'ont probablement pas de comptage de cycles entièrement statique)