• L'effacement HDIW pouvait rester bloqué dans un état toujours actif si la fonction VPOSW était écrite en plein écran avec des valeurs hors limites (L'écran-titre de Psygnosis Agony devient entièrement dépourvu de couleur de bordure si ECS).
• Attend 2 champs avant de mettre à jour l'écran visible après un changement de paramètre d'affichage. Masque les scintillements en bas de l'écran qui peuvent apparaître lorsque la dernière ligne visible est en fait la ligne 0 ou plus. La sortie 3D directe est toujours rafraîchie normalement, la seule différence est que les données proviennent d'une ancienne image. La plupart des écrans "réels" rouleraient (CRT) ou s'éteindraient temporairement (LCD etc) dans cette situation.
• Les changements de configuration à la volée sont à nouveau vérifiés et traités avant le démarrage de la position verticale 0. Les précédentes mises à jour de l'affichage la déplaçaient à la ligne 1 ou plus tard, selon le mode. Cela pouvait avoir des effets secondaires inattendus.
• Le blanking vertical câblé ne fonctionnait pas correctement si OCS Denise était configuré.
• Suppression de l'option de chipset avancé OCS Denise H-blank. Elle est maintenant toujours activée (si OCS Denise est configuré) mais la ligne supérieure et inférieure "boguée" n'est visible que si le mode overscan est Overscan+ ou Extreme.
• Le passage d'une autre configuration à/de la configuration ECS Agnus 512k/512k où Agnus voit 1M de mémoire vive (Agnus voit la moitié supérieure de la mémoire vive à l'adresse habituelle $800000 mais le CPU la voit à $c00000) ne change pas toujours la configuration correctement. Par exemple, le chargement d'un fichier d'état qui utilise la configuration ECS 512k/512k alors que la configuration actuelle est OCS 512k/512k, ne change pas correctement la configuration. (Très vieux bug).
• ECS Denise + EXTHBLANK=1 : le blanking vertical (blanking d'affichage uniquement) est totalement désactivé.
• Nouvelle fonctionnalité non documentée : Les bits 3 et 11 de DIGHIGH sont des bits 11 de démarrage/arrêt verticaux dans ECS Agnus. AGA les remplace par des bits horizontaux H0. Ce n'est pas documenté dans le chapitre HRM ECS les documente, officiellement le bit V10 est le plus élevé (et même V10 est presque totalement inutile). VPOSR/W V11 n'existe pas et le compteur vertical n'est que de 11 bits (0 à 10), ce qui fait de DIWHIGH V11 une caractéristique qui n'a aucun sens.
• La correction du timing CIA/CPU dans la b21 était partiellement cassée.
• Ajustements des calculs de début/fin d'affichage vertical en mode programmé.
• L'émulation du conflit de l'emplacement de rafraîchissement du plan de bits était "trop aléatoire". Le comportement interne est encore inconnu. (Première démo / corruption de Starline si ECS).
• L'écriture INTREQ qui efface les interruptions n'utilisait pas un chemin de code précis (retardé). (La Weird / Cave).
• Le début horizontal de l'interruption Vblank n'était pas été adapté à la nouvelle émulation du chipset personnalisée (Spectre Party / Phenomena et autres).
• VHPOSR n'était pas adapté à la nouvelle émulation de chipset (hpos=0 lit la ligne verticale précédente).
• L'écriture NVRAM du CD32 qui s'enroule autour provoquait une augmentation de la taille du fichier NVRAM.

• Correction de l'overscan du Sprite droit.
• Réglages du mode programmé. La fonction HSSTOP n'affecte pas la position de l'affichage. LA fonction HSSTRT - HSSTOP doit seulement être suffisamment longue pour que le dispositif d'affichage le détecte. Notez que WinUAE acceptera les fonctions HSSTOP invalides et autres impossibilités dans les modes programmés du monde réel, il n'y a pas de validation par rapport aux normes de signaux vidéo du monde réel.
• Précision HBSTRT/STOP améliorée dans des situations vraiment bizarres (comme avoir plusieurs régions HBLANK dans une seule ligne de balayage...). Cas spécial non documenté émulé : si HBSTRT à HBSTOP est inférieur à 1 pixel lores (4 pixels shres), 4-(HBSTOP-HBSTRT) pixels shres du plan de bits est visible avant que COLOR0 commence. Le mode sous-pixel est nécessaire. Apparemment, l'activation de la bordure prend 1 pixel en basse résolution (HB est le déclencheur interne de Denise/Lisa pour l'état border on).
• L'allocation optimisée du plan de bits fonctionne maintenant correctement en mode NTSC, elle nécessite 2 tampons alternés car la longueur des lignes alterne en NTSC.
• L'écriture sur le DIWSTRT/STOP horizontal juste avant qu'il ne corresponde a manqué la vérification.
• La taille de la mémoire tampon de la ligne n'était pas assez grande pour s'adapter au mode super haute résolution overscan "extrême".
• Emulation de la préiode de vide horizontaldu HCENTER 8/9 CCK. HCENTER génère une impulsion de synchronisation supplémentaire lorsqu'elle correspond et que la ligne actuelle est une ligne vsync et un champ long. Ceci est normalement invisible mais peut être visible dans les modes programmés (bizarres ou mal configurés). Le résultat visible est une petite boîte noire, à peu près au milieu de la ou des dernières lignes, ECS Denise uniquement. Ceci n'est jamais visible sur l'AGA car le vide est généré par Lisa en utilisant des registres internes. L'ECS Denise utilise la broche CSYNC pour détecter la condition de blanking. OCS Denise n'a pas de broche CSYNC et utilise uniquement le videCorrection de la mauvaise couleur de la bordure/noire de la bordure droite lorsque le centrage horizontal était activé. Probablement aussi possible dans d'autres situations. interne câblé.
• Le bit de position horizontale du sprite de résolution ECS Denise en haute résolition fonctionne étrangement si la résolution du plan de bits est enb basse/haute résolution : la première ligne de pixels du sprite devient transparente. Le bit de position horizontale ne fonctionne correctement que si la résolution du plan de bits est super haute résolution.
• Le mode d'émulation subpixel + super haute résolution avait un décalage d'un seul pixel de shres dans le positionnement horizontal du hblank et du borderblank. Ce changement signifie également que le bug bordure vide/bordure ne peut plus être visible sans la résolution du mode subpixel + super haute résolution.
• Fusion de PCem v17. Quelques mises à jour SVGA, Voodoo 3, CPU x86 (Passage probable à 86box dans le futur, PCem n'est plus mis à jour).
• La zone de texte de l'onglet "Divers" concernant le fichier d'état était vide (cela peut être spécifique à la version de Windows ou autre) même lorsque la configuration chargée avait configuré le fichier d'état.
• Correction de la commande fs dans le débugueur, les mises à jour de l'émulation d'affichage la rendaient aléatoirement imprécise.
• Il semble fonctionner normalement avec le build insider Windows 11.

Freddy m'a envoyé la traduction française pour la dernière bêta de WinUAE. La version finale qui arrivera dans l'année sera la version 5.0. Rappelons que cette émulateur Amiga, doit être le plus complet et le plus précis du marché. Voici les nouveautés :

• La modification de BEAMCON0 LOLDIS a été ignorée à moins que la configuration de l'affichage ne nécessite une réinitialisation (changement du taux de rafraîchissement programmé, etc.).
• Le VBLANK programmé (BEAMCON0 bit 12) n'effaçait pas les lignes vides après le VBSTRT dans certaines cas.
• Correction du décalage du scanline si la résolution et le BPLCON1 ont été modifiés pendant le même scanline.
• La prise en charge de l'enveloppement horizontal des sprites n'était que partiellement implémentée.
• La fenêtre d'affichage horizontal (DIWSTRT/DIWSTOP) ne prenait pas correctement en charge certaines conditions d'enveloppement/de début plus grand que l'arrêt.
• Amélioration de l'émulation du scintillement de l'a bordure vide. Si l'HDIW est ouvert avant le premier accès à BPL1DAT, il y a un écart de 1,5 lores pixel COLOR00 entre la bordure vide et le premier pixel du plan de bits.
• La réinitialisation n'a pas effacé le port/direction de données CIA-A/B B.
• Le conflit du premier emplacement de rafraîchissement du plan de bits (signal stroboscopique) n'était pas signalé et ne déclenchait pas de conflit simulé corrompant les graphiques.
• Ajout des ROMs A590/A2091 v4.4 au scanner de ROM. Probablement la version originale car les ROMs avaient les étiquettes 390388-01 et 390389-01.
• Si, à la volée (l'émulation a déjà été lancée), le modèle Quickstart ou un changement spécifique au modèle modifie les dispositifs d'extension, forcez la pression du bouton interne "Restart". Sans cela, tous les dispositifs d'extension ne s'initialisent pas correctement.

Freddy m'a envoyé la traduction française pour la dernière bêta de WinUAE. La version finale qui arrivera dans l'année sera la version 5.0. Rappelons que cette émulateur Amiga, doit être le plus complet et le plus précis du marché. Voici les nouveautés :

• La mise à jour du copper dans la bêta 28 était fausse. Deuxième tentative (Hotbleeps etc. Cette fois sans casser les autres).
• Correction du sprite, le DMA du sprite ne démarre pas si le remplissage initial SPRxPOS/SPRxCTL de la trame charge une position de départ verticale qui correspond à la position verticale actuelle.
• Ajout du support de bsdsocket IoctlSocket SIOCIFADDR, SIOCIFFLAGS, SIOCIFBRDADDR, SIOCIFCONF, SIOCIFNETMASK, SIOCIFMETRIC et SIOCIFMTU. En lecture seule.
• Correction de la lecture inoffensive d'un tampon d'un octet hors limites en mode indirect uaegfx BlitTemplate().
• L'accès au registre VPOSW efface toujours le bit LOL (s'il était activé = ligne longue NTSC). Il ne peut pas être mis à un en écrivant dans VPOSW.
• L'ordre de la ligne NTSC long/short était erroné après le wrap around horizontal.

Freddy m'a envoyé la traduction française pour la dernière bêta de WinUAE. La version finale qui arrivera dans l'année sera la version 5.0. Rappelons que cette émulateur Amiga, doit être le plus complet et le plus précis du marché. On notera le retour de la version 64 Bits:

• Correction des problèmes graphiques (b26 et b25).
• Certains programmes (par exemple Wings of Death) qui utilisent le hack 60Hz compatible OCS n'avaient pas d'interruption vblank fonctionnelle. Si l'écriture dans VPOSW sautait au milieu de la dernière ligne, la vérification de la ligne de début de vblank était manquée.
• Ajout de quelques optimisations (par exemple, ne pas créer de nouvelle table d'allocation de plan de bits pour la ligne de balayage actuelle si la ligne précédente avait une séquence de cycles de plan de bits identique).
• Ajout d'une émulation de conflit DMA bitplane/audio qui peut se produire dans des situations de dépassement de bitplane. Dans cette situation, aucun transfert DMA n'est effectué (ni BPL ni audio).
• Les filtres à échelle entière forcent généralement toutes les lignes de balayage à être entièrement redessinées, même si le contenu n'a pas changé.
• VPOSW fake 60Hz utilise maintenant la hauteur 60Hz si le taux de rafraîchissement est >=55Hz et la hauteur 50Hz si moins de 55Hz. Cela correspond mieux au comportement des CRT 1081/1084 etc.
• "Supprimer les artefacts d'entrelacement" : correction du scintillement de la dernière ligne.